ISEL
DEETC
Departamento de Engenharia Electrónica e de Telecomunicações e de Computadores

Aula 12

Sumário

- Circuitos sequenciais
  - Elementos de memória

ISEL
DEETC
Departamento de Engenharia Electrónica e de Telecomunicações e de Computadores

Circuitos Sequenciais

Circuitos sequenciais

- Nos circuitos combinatórios, as saídas dependem unicamente do valor das entradas
- Num circuito sequencial:
  - As saídas dependem da sequência dos valores que as entradas apresentaram ao longo do tempo
  - A cada instante:
    - As saídas dependem do estado atual (podendo também depender das entradas atuais)
    - O estado actual depende do estado anterior e das entradas

Elementos de memória

- Circuito simples com realimentação
  - 2 inversores com realimentação
    - Posso armazenar um dado valor (1 ou 0) para sempre mas não o posso alterar



  - Porta NOR substitui um dos inversores
    - A entrada R permite forçar o valor 0 na saída Q (mas não permite forçar o valor 1)



  - Circuito com duas portas NOR
    - A entrada R permite forçar o valor 0 na saída Q
    - A entrada S permite forçar o valor 1 na saída Q



Latch RS

- O valor na saída do latch depende das entradas e do valor anterior
  - R = 1 e S = 0 → Q forçada a 0 (RESET)
  - R = 0 e S = 1 → Q forçada a 1 (SET)
  - R = 0 e S = 0 → mantém o estado anterior
  - R = 1 e S = 1 → não definido
- A saída de um elemento de memória denomina-se por "estado"
- O latch tem dois estados possíveis (1 e 0)



S	R	Q_{n+1}	$\overline{Q_{n+1}}$	
0	0	Q_n	$\overline{Q_n}$	HOLD
0	1	0	1	RESET
1	0	1	0	SET
1	1	-	-	Não definido

Latch RS

- O latch RS pode igualmente ser realizado com portas NAND
- Neste caso, as entradas S e R são *active_low*



$\overline{S}$	$\overline{R}$	Q_{n+1}	$\overline{Q_{n+1}}$	
0	0	-	-	Não definido
0	1	1	0	SET
1	0	0	1	RESET
1	1	Q_n	$\overline{Q_n}$	HOLD

Latch RS com Enable

- Latch RS controlado
  - As entradas S ou R apenas são aplicadas ao latch quando o sinal EN (enable) estiver activo



EN	S	R	Q_{n+1}	$\overline{Q_{n+1}}$	
1	0	0	Q_n	$\overline{Q_n}$	HOLD
1	0	1	0	1	RESET
1	1	0	1	0	SET
1	1	1	-	-	Não definido
0	-	-	Q_n	$\overline{Q_n}$	HOLD



Latch D

- Uma das formas de evitar o estado não definido do latch RS é fazer com que as entradas R e S tenham sempre valores complementares
- Desta maneira, obtém-se o latch D que tem duas entradas:
  - D – Data
  - EN – Enable



EN	D	Q_{n+1}	
1	0	0	RESET
1	1	1	SET
0	-	Q_n	HOLD



Latches
Símbolos

RS



RS C/ EN



D



Circuitos síncronos

- Os circuitos síncronos são circuitos nos quais todos os elementos de memória guardam o seu novo estado de forma simultânea (síncrona)
  - Recorre-se a circuitos síncronos pois a complexidade do seu projecto é menor quando comparada com a utilização de circuitos assíncronos
- O sincronismo é providenciado por um sinal comum a todos os elementos
  - Sinal de relógio (clock)

Sinal de relógio CLK

- Os elementos de memória são sincronizados usando um sinal que é distribuído a todos os elementos – sinal de relógio – CLK
  - Características do sinal CLK
    - Período: T
    - Frequência: f=1/T
    - Duty cycle: t_1/T (t_1 – tempo em que o sinal CLK está a 1 durante um período)
- Os elementos de memória podem actualizar o seu estado quando o sinal de relógio:
  - Está num determinado nível (sensível ao nível)
  - Transita de um nível para outro (sensível ao flanco – *edge trigerred*)

Latches sincronizados

- A entrada EN dos latches pode ser comandada por um sinal de CLK, garantindo assim que os latches armazenam os valores de acordo com o mesmo sinal – sinal de CLK
- No entanto, os latches estão sensíveis às entradas enquanto o sinal de relógio estiver num nível, por exemplo, 1 (i.e. são sensíveis ao nível)
  - variações rápidas nas entradas podem causar alterações indesejadas no estado do latch

Flip-Flops

- Os flip-flops são circuitos sensíveis ao flanco de relógio:
  - As saídas são actualizadas apenas quando há variação do nível no sinal de relógio
  - Desta forma garante-se que o estado só possa ser alterado em momentos específicos (flanco de relógio) e não em períodos alargados de tempo (tal como acontece com os latches)
  - Os circuitos síncronos usam maioritariamente flip-flops

Flip-flop D edge-triggered

- Flip-flop D positive edge-triggered (master / slave)



Flip-flops
Sinais de controlo

- Um sinal de controlo altera o funcionamento normal de um flip flop
  - Exemplos:
    - Permite forçar um determinado estado (sinal de reset, sinal de preset)
    - Controla se o flip-flop está ativo (EN)
- Sinais típicos de controlo:
  - Enable
  - Preset (set) – força o estado 1 (i.e. força a saída Q com o valor lógico 1)
  - Reset (clear) – força o estado 0 (i.e. força a saída Q com o valor lógico 0)

Flip-flops
Sinais de controlo síncronos e assíncronos

- Síncronos: são avaliados sincronamente com o relógio
  - Exemplo:
    - synchronous preset
    - synchronous reset

- Assíncronos: são avaliados assim que ficam activos
  - Exemplo:
    - assynchronous reset
  - Os sinais assíncronos são sensíveis a variações rápidas nos sinais (glitches) resultantes, por exemplo, de tempos de propagação diferentes.

Flip-flop – entradas assíncronas

- Flip-flop D com Set e Reset
  - R (***R**eset)* ou CL (***Cl**ear*) – força o estado 0 na saída Q
  - S (***S**et*) ou PS (***P**reset*) - força o estado 1 na saída Q



Temas abordados

Sumário

- Circuitos sequenciais
  - Elementos de memória

Próxima aula

- Trabalho de laboratório 2 (continuação)